Gesamtpreis (1 Artikel Artikel):
Versandziel:
sachdev manoj (16 Ergebnisse)
Direkt zu den wichtigsten Suchergebnissen
Suchfilter
Produktart
- Alle Product Types
- Bücher (16)
- Magazine & Zeitschriften (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Comics (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Noten (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Kunst, Grafik & Poster (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Fotografien (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Karten (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Manuskripte & Papierantiquitäten (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
Zustand Mehr dazu
- Neu (14)
- Wie Neu, Sehr Gut oder Gut Bis Sehr Gut (1)
- Gut oder Befriedigend (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Ausreichend oder Schlecht (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Wie beschrieben (1)
Einband
Weitere Eigenschaften
- Erstausgabe (1)
- Signiert (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Schutzumschlag (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Angebotsfoto (3)
Sprache (2)
Preis
- Beliebiger Preis
- Weniger als EUR 20 (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- EUR 20 bis EUR 45
- Mehr als EUR 45
Gratisversand
Land des Verkäufers
Verkäuferbewertung
-
Internationale AusgabeDEFECT ORIENTED TESTING FOR NANO METRIC CMOS VLSI CIRCUITS
Buch 18 von 40: Frontiers in Electronic TestingSprache: Englisch
Verlag: New Age International Publisher, 2010
ISBN 10: 8184894295 ISBN 13: 9788184894295
Anbieter: Romtrade Corp., STERLING HEIGHTS, MI, USA
Verkäuferbewertung 5 von 5 Sternen
Zustand: New. Brand New. Soft Cover International Edition. Different ISBN and Cover Image. Priced lower than the standard editions which is usually intended to make them more affordable for students abroad. The core content of the book is generally the same as the standard edition. The country selling restrictions may be printed on the book but is no problem for the self-use. This Item maybe shipped from US or any other country as we have multiple locations worldwide.
-
Thermal and Power Management of Integrated Circuits (Integrated Circuits and Systems)
Buch 2 von 34: Integrated Circuits and SystemsAnbieter: Ria Christie Collections, Uxbridge, Vereinigtes Königreich
Verkäuferbewertung 5 von 5 Sternen
EUR 115,63
EUR 13,88 Versand
Versand von Vereinigtes Königreich nach USAAnzahl: Mehr als 20 verfügbar
In den WarenkorbZustand: New. In.
-
Thermal and Power Management of Integrated Circuits (Integrated Circuits and Systems)
Buch 2 von 34: Integrated Circuits and SystemsAnbieter: Ria Christie Collections, Uxbridge, Vereinigtes Königreich
Verkäuferbewertung 5 von 5 Sternen
EUR 140,07
EUR 13,88 Versand
Versand von Vereinigtes Königreich nach USAAnzahl: Mehr als 20 verfügbar
In den WarenkorbZustand: New. In.
-
Zustand: Sehr gut. Zustand: Sehr gut | Seiten: 352 | Sprache: Englisch | Produktart: Bücher | Defect-oriented testing methods have come a long way from a mere interesting academic exercise to a hard industrial reality. Many factors have contributed to its industrial acceptance. Traditional approaches of testing modern integrated circuits have been found to be inadequate in terms of quality and economics of test. In a globally competitive semiconductor market place, overall product quality and economics have become very important objectives. In addition, electronic systems are becoming increasingly complex and demand components of the highest possible quality. Testing in general and defect-oriented testing in particular help in realizing these objectives. For contemporary System on Chip (SoC) VLSI circuits, testing is an activity associated with every level of integration. However, special emphasis is placed for wafer-level test, and final test. Wafer-level test consists primarily of dc or slow-speed tests with current/voltage checks per pin under most operating conditions and with test limits properly adjusted. Basic digital tests are applied and in some cases low-frequency tests to ensure analog/RF functionality are exercised as well. Final test consists of checking device functionality by exercising RF tests and by applying a comprehensive suite of digital test methods such as I , delay fault testing, DDQ stuck-at testing, low-voltage testing, etc. This partitioning choice is actually application dependent.
-
CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies: Process-Aware SRAM Design and Test (Frontiers in Electronic Testing, 40)
Buch 21 von 40: Frontiers in Electronic TestingAnbieter: Ria Christie Collections, Uxbridge, Vereinigtes Königreich
Verkäuferbewertung 5 von 5 Sternen
EUR 164,52
EUR 13,88 Versand
Versand von Vereinigtes Königreich nach USAAnzahl: Mehr als 20 verfügbar
In den WarenkorbZustand: New. In.
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits (Frontiers in Electronic Testing, 34)
Buch 18 von 40: Frontiers in Electronic TestingAnbieter: Ria Christie Collections, Uxbridge, Vereinigtes Königreich
Verkäuferbewertung 5 von 5 Sternen
EUR 164,52
EUR 13,88 Versand
Versand von Vereinigtes Königreich nach USAAnzahl: Mehr als 20 verfügbar
In den WarenkorbZustand: New. In.
-
Thermal and Power Management of Integrated Circuits
Buch 2 von 34: Integrated Circuits and SystemsSprache: Englisch
Verlag: Springer US, Springer New York, 2010
ISBN 10: 144193832X ISBN 13: 9781441938329
Anbieter: AHA-BUCH GmbH, Einbeck, Deutschland
Verkäuferbewertung 5 von 5 Sternen
Taschenbuch. Zustand: Neu. Druck auf Anfrage Neuware - Printed after ordering - In Thermal and Power Management of Integrated Circuits, power and thermal management issues in integrated circuits during normal operating conditions and stress operating conditions are addressed. Thermal management in VLSI circuits is becoming an integral part of the design, test, and manufacturing. Proper thermal management is the key to achieve high performance, quality and reliability. Performance and reliability of integrated circuits are strong functions of the junction temperature. A small increase in junction temperature may result in significant reduction in the device lifetime.This book reviews the significance of the junction temperature as a reliability measure under nominal and burn-in conditions. The latest research in the area of electro-thermal modeling of integrated circuits will also be presented. Recent models and associated CAD tools are covered and various techniques at the circuit and system levels are reviewed. Subsequently, the authors provide an insight into the concept of thermal runaway and how it may best be avoided. A section on low temperature operation of integrated circuits concludes the book.
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
Buch 18 von 40: Frontiers in Electronic TestingAnbieter: Majestic Books, Hounslow, Vereinigtes Königreich
Verkäuferbewertung 4 von 5 Sternen
EUR 178,45
EUR 7,53 Versand
Versand von Vereinigtes Königreich nach USAAnzahl: 1 verfügbar
In den WarenkorbZustand: New. pp. 352 52:B&W 6.14 x 9.21in or 234 x 156mm (Royal 8vo) Case Laminate on White w/Gloss Lam.
-
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
Anbieter: Ria Christie Collections, Uxbridge, Vereinigtes Königreich
Verkäuferbewertung 5 von 5 Sternen
EUR 176,73
EUR 13,88 Versand
Versand von Vereinigtes Königreich nach USAAnzahl: Mehr als 20 verfügbar
In den WarenkorbZustand: New. In.
-
ESD Protection Device and Circuit Design for Advanced CMOS Technologies
Anbieter: Ria Christie Collections, Uxbridge, Vereinigtes Königreich
Verkäuferbewertung 5 von 5 Sternen
EUR 176,73
EUR 13,88 Versand
Versand von Vereinigtes Königreich nach USAAnzahl: Mehr als 20 verfügbar
In den WarenkorbZustand: New. In.
-
Taschenbuch. Zustand: Neu. CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies | Process-Aware SRAM Design and Test | Manoj Sachdev (u. a.) | Taschenbuch | xvi | Englisch | 2010 | Springer | EAN 9789048178551 | Verantwortliche Person für die EU: Springer Verlag GmbH, Tiergartenstr. 17, 69121 Heidelberg, juergen[dot]hartmann[at]springer[dot]com | Anbieter: preigu.
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits (Frontiers in Electronic Testing, 34)
Buch 18 von 40: Frontiers in Electronic TestingAnbieter: Ria Christie Collections, Uxbridge, Vereinigtes Königreich
Verkäuferbewertung 5 von 5 Sternen
EUR 225,62
EUR 13,88 Versand
Versand von Vereinigtes Königreich nach USAAnzahl: Mehr als 20 verfügbar
In den WarenkorbZustand: New. In.
-
CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies : Process-Aware SRAM Design and Test
Buch 21 von 40: Frontiers in Electronic TestingSprache: Englisch
Verlag: Springer Netherlands, Springer, 2010
ISBN 10: 904817855X ISBN 13: 9789048178551
Anbieter: AHA-BUCH GmbH, Einbeck, Deutschland
Verkäuferbewertung 5 von 5 Sternen
Taschenbuch. Zustand: Neu. Druck auf Anfrage Neuware - Printed after ordering - CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies covers a broad range of topics related to SRAM design and test. From SRAM operation basics through cell electrical and physical design to process-aware and economical approach to SRAM testing. The emphasis of the book is on challenges and solutions of stability testing as well as on development of understanding of the link between the process technology and SRAM circuit design in modern nano-scaled technologies.
-
Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits
Buch 18 von 40: Frontiers in Electronic TestingAnbieter: Revaluation Books, Exeter, Vereinigtes Königreich
Verkäuferbewertung 5 von 5 Sternen
EUR 306,62
EUR 14,48 Versand
Versand von Vereinigtes Königreich nach USAAnzahl: 2 verfügbar
In den WarenkorbPaperback. Zustand: Brand New. 2nd edition. 349 pages. 9.10x6.10x0.90 inches. In Stock.
-
Defect-Oriented Testing for Nano-Metric Cmos Vlsi Circuits
Buch 18 von 40: Frontiers in Electronic TestingAnbieter: Revaluation Books, Exeter, Vereinigtes Königreich
Verkäuferbewertung 5 von 5 Sternen
EUR 309,28
EUR 14,48 Versand
Versand von Vereinigtes Königreich nach USAAnzahl: 2 verfügbar
In den WarenkorbHardcover. Zustand: Brand New. 2nd edition. 328 pages. 9.25x6.25x0.75 inches. In Stock.
-
ESD protection device and circuit design for advanced CMOS technologies
Verlag: S.l., Springer 2008 figures, 2008
Anbieter: Antiquarian Bookshop Klikspaan, Leiden, Niederlande
Verkäuferbewertung 4 von 5 Sternen
Erstausgabe
1st ed. - With index. - Hardcover, as new.
