Gesamtpreis (1 Artikel Artikel):
Versandziel:
sundaram kalaiselvi (7 Ergebnisse)
Direkt zu den wichtigsten Suchergebnissen
Suchfilter
Produktart
- Alle Product Types
- Bücher (7)
- Magazine & Zeitschriften (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Comics (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Noten (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Kunst, Grafik & Poster (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Fotografien (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Karten (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Manuskripte & Papierantiquitäten (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
Zustand Mehr dazu
- Neu (6)
- Wie Neu, Sehr Gut oder Gut Bis Sehr Gut (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Gut oder Befriedigend (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Ausreichend oder Schlecht (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Wie beschrieben (1)
Einband
- alle Einbände
- Hardcover (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Softcover (7)
Weitere Eigenschaften
- Erstausgabe (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Signiert (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Schutzumschlag (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Angebotsfoto (1)
Sprache (5)
Gratisversand
- Kostenloser Versand nach USA (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
Land des Verkäufers
Verkäuferbewertung
-
Architectures arithmétiques approximatives CMOS à faible encombrement (French Edition)
Anbieter: Ria Christie Collections, Uxbridge, Vereinigtes Königreich
Verkäuferbewertung 5 von 5 Sternen
EUR 35,62
EUR 13,84 Versand
Versand von Vereinigtes Königreich nach USAAnzahl: Mehr als 20 verfügbar
In den WarenkorbZustand: New. In.
-
ASIC Implementation of Low Power FP-AU using Reversible Logic: Floating Point (FP)-Arithmetic Units (AU)
Sprache: Englisch
Verlag: LAP LAMBERT Academic Publishing, 2018
ISBN 10: 6139587050 ISBN 13: 9786139587056
Anbieter: Revaluation Books, Exeter, Vereinigtes Königreich
Verkäuferbewertung 5 von 5 Sternen
EUR 61,60
EUR 11,55 Versand
Versand von Vereinigtes Königreich nach USAAnzahl: 1 verfügbar
In den WarenkorbPaperback. Zustand: Brand New. 52 pages. 8.66x5.91x0.12 inches. In Stock.
-
Arquitecturas aritméticas aproximadas eficientes em termos de área CMOS (Portuguese Edition)
Sprache: Portugiesisch
Verlag: Edicoes Nosso Conhecimento, 2024
ISBN 10: 6208300924 ISBN 13: 9786208300920
Anbieter: Ria Christie Collections, Uxbridge, Vereinigtes Königreich
Verkäuferbewertung 5 von 5 Sternen
EUR 35,62
EUR 13,84 Versand
Versand von Vereinigtes Königreich nach USAAnzahl: Mehr als 20 verfügbar
In den WarenkorbZustand: New. In.
-
Architetture aritmetiche approssimate efficienti in area CMOS (Italian Edition)
Anbieter: Ria Christie Collections, Uxbridge, Vereinigtes Königreich
Verkäuferbewertung 5 von 5 Sternen
EUR 35,62
EUR 13,84 Versand
Versand von Vereinigtes Königreich nach USAAnzahl: Mehr als 20 verfügbar
In den WarenkorbZustand: New. In.
-
CMOS flächeneffiziente approximative Arithmetikarchitekturen (German Edition)
Anbieter: Ria Christie Collections, Uxbridge, Vereinigtes Königreich
Verkäuferbewertung 5 von 5 Sternen
EUR 35,62
EUR 13,84 Versand
Versand von Vereinigtes Königreich nach USAAnzahl: Mehr als 20 verfügbar
In den WarenkorbZustand: New. In.
-
Low Power CMOS Approximate Voting Architecture for Reliable Computing
Sprache: Englisch
Verlag: LAP LAMBERT Academic Publishing, 2018
ISBN 10: 6139845653 ISBN 13: 9786139845651
Taschenbuch. Zustand: Neu. Low Power CMOS Approximate Voting Architecture for Reliable Computing | Kalaiselvi Sundaram (u. a.) | Taschenbuch | 56 S. | Englisch | 2018 | LAP LAMBERT Academic Publishing | EAN 9786139845651 | Verantwortliche Person für die EU: BoD - Books on Demand, In de Tarpen 42, 22848 Norderstedt, info[at]bod[dot]de | Anbieter: preigu.
-
Zustand: Hervorragend. Zustand: Hervorragend | Seiten: 56 | Sprache: Italienisch | Produktart: Bücher | Il calcolo approssimato fornisce una soluzione alternativa per ridurre il consumo energetico degli attuali dispositivi DSP ad alte prestazioni. Le tecniche convenzionali di moltiplicazione e addizione consumano molta energia. In questo breve lavoro si esamina la progettazione di unità aritmetiche approssimate per applicazioni di elaborazione del segnale. In primo luogo viene proposto un sommatore approssimato modificando la logica della cella sommatore completa di base. La cella adder proposta ha un numero di transistor inferiore rispetto a un approccio simile recente. Successivamente, viene progettato un moltiplicatore approssimato a basso errore utilizzando il rilevamento del lead one e selezionando n/2 bit per un ingresso di n bit. Il moltiplicatore approssimato a n/2 bit proposto si comporta bene in termini di errore e potenza rispetto a un approccio simile recente. Inoltre, le unità approssimate sono implementate in un'unità Multiply-Accumulate (MAC). L'unità MAC approssimata proposta offre un miglioramento significativo in termini di potenza, area e ritardo, a costo di un lieve peggioramento dell'accuratezza. Infine, l'unità MAC proposta viene implementata in un'applicazione di filtraggio per verificarne la funzionalità.
