Aggrawal ekta (8 Ergebnisse)

Zustand: New.

Zustand: New. In English.

Softcover/Taschenbuch. Zustand: Neu. Este libro propone el dise?o y la arquitectura de un procesador de doble n?cleo en pipeline din?micamente escalable. La metodolog?a del dise?o consiste en la fusi?n de dos procesadores, en la que dos n?cleos independientes pueden transformarse din?micamente en una unidad de procesamiento m?s grande, o pueden utilizarse como elementos de procesamiento distintos para lograr un alto rendimiento secuencial y un alto rendimiento paralelo. El procesador ofrece dos modos de ejecuci?n. El modo 1 es un modo multiprogramado para la ejecuci?n de flujos de instrucciones de menor ancho de datos, es decir, cada n?cleo puede realizar operaciones de 16 bits de forma individual. El rendimiento mejora en este modo gracias a la ejecuci?n paralela de instrucciones en ambos n?cleos, a costa del ?rea. En el modo 2, ambos n?cleos de procesamiento se acoplan y se comportan como una ?nica unidad de procesamiento de alto ancho de datos, es decir, pueden realizar operaciones de 32 bits. Para hacer realidad este modo, se necesita una comunicaci?n adicional entre n?cleos. El modo puede cambiar din?micamente, por lo que este procesador puede ofrecer multifuncionalidad con un dise?o ?nico. El dise?o y la verificaci?n del procesador se han realizado con ?xito utilizando Verilog en la plataforma Xilinx 14.1. El procesador se ha verificado tanto en simulaci?n como en s?ntesis con la ayuda de programas de prueba. Sprache: Spanisch Gewicht in Gramm: 125.…

Softcover/Taschenbuch. Zustand: Neu. Cet ouvrage propose la conception et l'architecture d'un processeur double c?ur en pipeline ? ?volutivit? dynamique. La m?thodologie de conception repose sur la fusion des c?urs de deux processeurs, o? deux c?urs ind?pendants peuvent se transformer dynamiquement en une unit? de traitement plus grande, ou ?tre utilis?s comme ?l?ments de traitement distincts pour atteindre des performances s?quentielles et parall?les ?lev?es. Le processeur offre deux modes d'ex?cution. Le mode 1 est un mode multiprogrammation pour l'ex?cution de flux d'instructions de faible largeur de donn?es, c'est-?-dire que chaque c?ur peut effectuer des op?rations 16 bits individuellement. Les performances sont am?lior?es dans ce mode gr?ce ? l'ex?cution parall?le des instructions dans les deux c?urs, au d?triment de l'espace. Dans le mode 2, les deux c?urs de traitement sont coupl?s et se comportent comme une seule unit? de traitement ? largeur de donn?es ?lev?e, c'est-?-dire qu'ils peuvent effectuer des op?rations 32 bits. Une communication suppl?mentaire entre les c?urs est n?cessaire pour mettre en ?uvre ce mode. Le mode peut changer de mani?re dynamique; ce processeur peut donc offrir plusieurs fonctions avec une conception unique. La conception et la v?rification du processeur ont ?t? r?alis?es avec succ?s ? l'aide de Verilog sur la plateforme Xilinx 14.1. Le processeur a ?t? v?rifi? ? la fois en simulation et en synth?se ? l'aide de programmes de test. Sprache: Französisch Gewicht in Gramm: 119.…

Softcover/Taschenbuch. Zustand: Neu. Neuware, Lieferung aus Deutschland. De Gewicht in Gramm: 125.

Softcover/Taschenbuch. Zustand: Neu. Este livro prop?e o design e a arquitetura de um processador pipeline dual-core dinamicamente escal?vel. A metodologia do design ? a fus?o central de dois processadores, onde dois n?cleos independentes podem se transformar dinamicamente em uma unidade de processamento maior, ou podem ser usados como elementos de processamento distintos para alcan?ar alto desempenho sequencial e alto desempenho paralelo. O processador oferece dois modos de execu??o. O modo 1 ? o modo multiprogramming para execu??o de fluxos de instru??es de largura de dados inferior, ou seja, cada n?cleo pode realizar opera??es de 16 bits individualmente. O desempenho ? melhorado neste modo devido ? execu??o paralela de instru??es em ambos os n?cleos, ao custo da ?rea. No modo 2, ambos os n?cleos de processamento s?o acoplados e comportam-se como uma ?nica unidade de processamento de alta largura de dados, ou seja, podem realizar opera??es de 32 bits. ? necess?ria comunica??o adicional entre n?cleos para implementar este modo. O modo pode mudar dinamicamente; portanto, este processador pode fornecer multifuncionalidade com um ?nico design. O design e a verifica??o do processador foram realizados com sucesso usando Verilog na plataforma Xilinx 14.1. O processador ? verificado tanto em simula??o quanto em s?ntese com a ajuda de programas de teste. Gewicht in Gramm: 119.…

Softcover/Taschenbuch. Zustand: Neu. Questo libro propone la progettazione e l'architettura di un processore dual-core in pipeline dinamicamente scalabile. La metodologia di progettazione consiste nella fusione dei due processori, in cui due core indipendenti possono trasformarsi dinamicamente in un'unit? di elaborazione pi? grande, oppure possono essere utilizzati come elementi di elaborazione distinti per ottenere elevate prestazioni sequenziali e parallele. Il processore offre due modalit? di esecuzione. La modalit? 1 ? una modalit? multiprogrammazione per l'esecuzione di flussi di istruzioni con larghezza di dati inferiore, ovvero ogni core pu? eseguire operazioni a 16 bit individualmente. In questa modalit? le prestazioni sono migliorate grazie all'esecuzione parallela delle istruzioni in entrambi i core, a scapito dell'area. Nella modalit? 2, entrambi i core di elaborazione sono accoppiati e si comportano come un'unica unit? di elaborazione con larghezza di dati elevata, ovvero possono eseguire operazioni a 32 bit. Per realizzare questa modalit? ? necessaria una comunicazione aggiuntiva tra i core. La modalit? pu? cambiare dinamicamente; pertanto, questo processore pu? fornire multifunzionalit? con un unico design. La progettazione e la verifica del processore sono state eseguite con successo utilizzando Verilog sulla piattaforma Xilinx 14.1. Il processore ? stato verificato sia in simulazione che in sintesi con l'aiuto di programmi di test. Sprache: Italienisch Gewicht in Gramm: 119.…

Softcover/Taschenbuch. Zustand: Neu. Ksi??ka ta przedstawia projekt i architektur? dynamicznie skalowalnego dwurdzeniowego procesora ruroci?gowego. Metodologia projektu polega na po??czeniu dw?ch procesor?w, w kt?rym dwa niezale?ne rdzenie mog? dynamicznie przekszt?c? si? w wi?ksz? jednostk? przetwarzaj?c? lub mog? by? wykorzystywane jako odr?bne elementy przetwarzaj?ce w celu osi?gni?cia wysokiej wydajno?ci sekwencyjnej i wysokiej wydajno?ci r?wnoleg?ej. Procesor oferuje dwa tryby dzi?ania. Tryb 1 to tryb wielozadaniowy do wykonywania strumieni instrukcji o mniejszej szeroko?ci danych, tzn. k?dy rdze? mo?e wykonyw? operacje 16-bitowe indywidualnie. Wydajno?? w tym trybie jest lepsza dzi?ki r?wnoleg?emu wykonywaniu instrukcji w obu rdzeniach, ale kosztem powierzchni. W trybie 2 oba rdzenie przetwarzaj?ce s? po??czone i dzi?aj? jak jedna jednostka przetwarzaj?ca o du?ej szeroko?ci danych, tzn. mog? wykonyw? operacje 32-bitowe. Aby zrealizow? ten tryb, konieczna jest dodatkowa komunikacja mi?dzy rdzeniami. Tryb ten mo?e si? dynamicznie zmieni?, dzi?ki czemu procesor ten mo?e zapewni? wielofunkcyjno?? przy u?yciu jednej konstrukcji. Projektowanie i weryfikacja procesora zost?y pomy?lnie przeprowadzone przy u?yciu j?zyka Verilog na platformie Xilinx 14.1. Procesor zost? zweryfikowany zar?wno w symulacji, jak i syntezie przy pomocy program?w testowych. Gewicht in Gramm: 119. …