Verwandte Artikel zu Design, Analysis and Test of Logic Circuits Under Uncertaint...

Design, Analysis and Test of Logic Circuits Under Uncertainty: 115 (Lecture Notes in Electrical Engineering) - Hardcover

 
9789048196432: Design, Analysis and Test of Logic Circuits Under Uncertainty: 115 (Lecture Notes in Electrical Engineering)

Inhaltsangabe

Logic circuits are becoming increasingly susceptible to probabilistic behavior caused by external radiation and process variation. In addition, inherently probabilistic quantum- and nano-technologies are on the horizon as we approach the limits of CMOS scaling. Ensuring the reliability of such circuits despite the probabilistic behavior is a key challenge in IC design---one that necessitates a fundamental, probabilistic reformulation of synthesis and testing techniques. This monograph will present techniques for analyzing, designing, and testing logic circuits with probabilistic behavior.

Die Inhaltsangabe kann sich auf eine andere Ausgabe dieses Titels beziehen.

Von der hinteren Coverseite

Integrated circuits (ICs) increasingly exhibit uncertain characteristics due to soft errors, inherently probabilistic devices, and manufacturing variability. As device technologies scale, these effects can be detrimental to the reliability of logic circuits. To improve future semiconductor designs, this book describes methods for analyzing, designing, and testing circuits subject to probabilistic effects. The authors first develop techniques to model inherently probabilistic methods in logic circuits and to test circuits for determining their reliability after they are manufactured. Then, they study error-masking mechanisms intrinsic to digital circuits and show how to leverage them to design more reliable circuits. The book describes techniques for:

• Modeling and reasoning about probabilistic behavior in logic circuits, including a matrix-based reliability-analysis framework;

• Accurate analysis of soft-error rate (SER) based on functional-simulation, sufficiently scalable for use in gate-level optimizations;

• Logic synthesis for greater resilience against soft errors, which improves reliability using moderate overhead in area and performance;

• Test-generation and test-compaction methods aimed at probabilistic faults in logic circuits that facilitate accurate and efficient post-manufacture measurement of soft-error susceptibility.

„Über diesen Titel“ kann sich auf eine andere Ausgabe dieses Titels beziehen.

  • VerlagSpringer
  • Erscheinungsdatum2012
  • ISBN 10 9048196434
  • ISBN 13 9789048196432
  • EinbandTapa dura
  • SpracheEnglisch
  • Anzahl der Seiten136
  • Kontakt zum HerstellerNicht verfügbar

Gebraucht kaufen

Zustand: Sehr gut
Zustand: Sehr gut | Seiten: 136...
Diesen Artikel anzeigen

Gratis für den Versand innerhalb von/der Deutschland

Versandziele, Kosten & Dauer

Gratis für den Versand innerhalb von/der Deutschland

Versandziele, Kosten & Dauer

Weitere beliebte Ausgaben desselben Titels

9789400797987: Design, Analysis and Test of Logic Circuits Under Uncertainty: 115 (Lecture Notes in Electrical Engineering)

Vorgestellte Ausgabe

ISBN 10:  9400797982 ISBN 13:  9789400797987
Verlag: Springer, 2014
Softcover

Suchergebnisse für Design, Analysis and Test of Logic Circuits Under Uncertaint...

Beispielbild für diese ISBN

Smita Krishnaswamy, John P. Hayes, Igor L. Markov
Verlag: Springer Netherlands, 2012
ISBN 10: 9048196434 ISBN 13: 9789048196432
Gebraucht Hardcover

Anbieter: Buchpark, Trebbin, Deutschland

Verkäuferbewertung 5 von 5 Sternen 5 Sterne, Erfahren Sie mehr über Verkäufer-Bewertungen

Zustand: Sehr gut. Zustand: Sehr gut | Seiten: 136 | Sprache: Englisch | Produktart: Bücher. Artikel-Nr. 7919540/12

Verkäufer kontaktieren

Gebraucht kaufen

EUR 13,12
Währung umrechnen
Versand: Gratis
Innerhalb Deutschlands
Versandziele, Kosten & Dauer

Anzahl: 1 verfügbar

In den Warenkorb

Beispielbild für diese ISBN

Krishnaswamy, Smita
Verlag: Dordrecht, Springer., 2013
ISBN 10: 9048196434 ISBN 13: 9789048196432
Gebraucht Hardcover

Anbieter: Universitätsbuchhandlung Herta Hold GmbH, Berlin, Deutschland

Verkäuferbewertung 4 von 5 Sternen 4 Sterne, Erfahren Sie mehr über Verkäufer-Bewertungen

XI, 123 p. 71 illus. Hardcover. Versand aus Deutschland / We dispatch from Germany via Air Mail. Einband bestoßen, daher Mängelexemplar gestempelt, sonst sehr guter Zustand. Imperfect copy due to slightly bumped cover, apart from this in very good condition. Stamped. Stamped. Lecture Notes in Electrical Engineering Bd. 115. Sprache: Englisch. Artikel-Nr. 4730GB

Verkäufer kontaktieren

Gebraucht kaufen

EUR 19,00
Währung umrechnen
Versand: EUR 3,00
Innerhalb Deutschlands
Versandziele, Kosten & Dauer

Anzahl: 1 verfügbar

In den Warenkorb

Foto des Verkäufers

Smita Krishnaswamy
ISBN 10: 9048196434 ISBN 13: 9789048196432
Neu Hardcover

Anbieter: AHA-BUCH GmbH, Einbeck, Deutschland

Verkäuferbewertung 5 von 5 Sternen 5 Sterne, Erfahren Sie mehr über Verkäufer-Bewertungen

Buch. Zustand: Neu. Druck auf Anfrage Neuware - Printed after ordering - Integrated circuits (ICs) increasingly exhibit uncertain characteristics due to soft errors, inherently probabilistic devices, and manufacturing variability. As device technologies scale, these effects can be detrimental to the reliability of logic circuits. To improve future semiconductor designs, this book describes methods for analyzing, designing, and testing circuits subject to probabilistic effects. The authors first develop techniques to model inherently probabilistic methods in logic circuits and to test circuits for determining their reliability after they are manufactured. Then, they study error-masking mechanisms intrinsic to digital circuits and show how to leverage them to design more reliable circuits. The book describes techniques for: Modeling and reasoning about probabilistic behavior in logic circuits, including a matrix-based reliability-analysis framework; Accurate analysis of soft-error rate (SER) based on functional-simulation, sufficiently scalable for use in gate-level optimizations; Logic synthesis for greater resilience against soft errors, which improves reliability using moderate overhead in area and performance; Test-generation and test-compaction methods aimed at probabilistic faults in logic circuits that facilitate accurate and efficient post-manufacture measurement of soft-error susceptibility. Artikel-Nr. 9789048196432

Verkäufer kontaktieren

Neu kaufen

EUR 112,77
Währung umrechnen
Versand: Gratis
Innerhalb Deutschlands
Versandziele, Kosten & Dauer

Anzahl: 1 verfügbar

In den Warenkorb

Beispielbild für diese ISBN

Krishnaswamy, Smita; Markov, Igor L.; Hayes, John P.
Verlag: Springer, 2012
ISBN 10: 9048196434 ISBN 13: 9789048196432
Neu Hardcover

Anbieter: Ria Christie Collections, Uxbridge, Vereinigtes Königreich

Verkäuferbewertung 5 von 5 Sternen 5 Sterne, Erfahren Sie mehr über Verkäufer-Bewertungen

Zustand: New. In. Artikel-Nr. ria9789048196432_new

Verkäufer kontaktieren

Neu kaufen

EUR 119,28
Währung umrechnen
Versand: EUR 5,91
Von Vereinigtes Königreich nach Deutschland
Versandziele, Kosten & Dauer

Anzahl: Mehr als 20 verfügbar

In den Warenkorb

Beispielbild für diese ISBN

Smita Krishnaswamy/ Igor L. Markov/ John Hayes
Verlag: Springer, 2012
ISBN 10: 9048196434 ISBN 13: 9789048196432
Neu Hardcover

Anbieter: Revaluation Books, Exeter, Vereinigtes Königreich

Verkäuferbewertung 5 von 5 Sternen 5 Sterne, Erfahren Sie mehr über Verkäufer-Bewertungen

Hardcover. Zustand: Brand New. 2013 edition. 134 pages. 9.25x6.25x0.50 inches. In Stock. Artikel-Nr. x-9048196434

Verkäufer kontaktieren

Neu kaufen

EUR 154,32
Währung umrechnen
Versand: EUR 11,86
Von Vereinigtes Königreich nach Deutschland
Versandziele, Kosten & Dauer

Anzahl: 2 verfügbar

In den Warenkorb