Isbn: 9786139461349 - design of high speed and low power multiplier (3 Ergebnisse)
- Softcover
Anbieter: Revaluation Books, Exeter, Vereinigtes KönigreichRevaluation Books
Verkäufer/-in kontaktierenVerkäufer/-in mit 5 SternenZustand: Neu
EUR 71,05
EUR 11,79 VersandVersand von Vereinigtes Königreich nach USAAnzahl: 1 verfügbar
Paperback. Zustand: Brand New. 8.66x5.87x0.28 inches. In Stock.
- Softcover
Anbieter: preigu, Osnabrück, Deutschlandpreigu
Verkäufer/-in kontaktierenVerkäufer/-in mit 5 SternenZustand: Neu
EUR 36,35
EUR 70,00 VersandVersand von Deutschland nach USAAnzahl: 5 verfügbar
Taschenbuch. Zustand: Neu. Design Of High Speed and Low Power Multiplier | S. Gopalakrishnan (u. a.) | Taschenbuch | 56 S. | Englisch | 2019 | LAP LAMBERT Academic Publishing | EAN 9786139461349 | Verantwortliche Person für die EU: preigu GmbH & Co. KG, Lengericher Landstr. 19, 49078 Osnabrück, mail[at]preigu[dot]de | Anbieter: preigu. …
- Softcover
Anbieter: Buchpark, Trebbin, DeutschlandBuchpark
Verkäufer/-in kontaktierenVerkäufer/-in mit 5 SternenZustand: Gebraucht
EUR 19,14
EUR 105,00 VersandVersand von Deutschland nach USAAnzahl: 1 verfügbar
Zustand: Hervorragend. Zustand: Hervorragend | Seiten: 56 | Sprache: Englisch | Produktart: Bücher | Power dissipation is recognized as a critical parameter in modern VLSI field. To produce consumer electronics goods with more backup and less weight, low power VLSI design is necessary.The increasing speed and complexity of today¿s designs implies a significant increase in the power consumption of very-large-scale integration (VLSI) chips. Multiplication is an important part of real-time digital signal processing (DSP) applications ranging from digital filtering to image processing.The Spurious Power Suppression Technique (SPST) uses a detection logic circuit to detect the effective data range of arithmetic units.…
