Gesamtpreis (1 Artikel Artikel):
Versandziel:
9783848423248 - A HDL & Verilog Code: Simulated Output von Sudhan, Manu; S., Manjunatha (1 Ergebnisse)
Direkt zu den wichtigsten Suchergebnissen
Suchfilter
Produktart
- Alle Product Types
- Bücher (1)
- Magazine & Zeitschriften (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Comics (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Noten (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Kunst, Grafik & Poster (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Fotografien (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Karten (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Manuskripte & Papierantiquitäten (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
Zustand Mehr dazu
- Neu (1)
- Wie Neu, Sehr Gut oder Gut Bis Sehr Gut (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Gut oder Befriedigend (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Ausreichend oder Schlecht (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Wie beschrieben (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
Einband
- alle Einbände
- Hardcover (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Softcover (1)
Weitere Eigenschaften
- Erstausgabe (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Signiert (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Schutzumschlag (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Angebotsfoto (1)
Sprache (1)
Preis
- Beliebiger Preis
- Weniger als EUR 20 (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- EUR 20 bis EUR 45 (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
- Mehr als EUR 45
Gratisversand
- Kostenloser Versand nach USA (Keine weiteren Ergebnisse entsprechen dieser Verfeinerung)
Land des Verkäufers
Verkäuferbewertung
-
A HDL & Verilog Code | Simulated Output
Sprache: Englisch
Verlag: LAP LAMBERT Academic Publishing, 2012
ISBN 10: 3848423243 ISBN 13: 9783848423248
Taschenbuch. Zustand: Neu. A HDL & Verilog Code | Simulated Output | Manu Sudhan (u. a.) | Taschenbuch | 132 S. | Englisch | 2012 | LAP LAMBERT Academic Publishing | EAN 9783848423248 | Verantwortliche Person für die EU: preigu GmbH & Co. KG, Lengericher Landstr. 19, 49078 Osnabrück, mail[at]preigu[dot]de | Anbieter: preigu.
