Isbn: 9781441945624 - wafer level 3-d ics process technology (integrated circuits and systems) (3 Ergebnisse)

ISBN
Mit der Detailsuche verfeinern

Optimieren Sie Ihre Suche

  • Bücher (3)

  • Neu (3)

bis

Benutzerdefinierte Preisspanne (EUR)

bis

    • Sprache: Englisch

      Verlag: Springer, 2010

      1441945628 / 9781441945624

      • Softcover

      Anbieter: Ria Christie Collections, Uxbridge, Vereinigtes KönigreichRia Christie Collections

      Verkäufer/-in mit 5 Sternen
      Verkäufer/-in kontaktieren

      Zustand: Neu

      EUR 165,57

      EUR 13,17 Versand 
      Versand von Vereinigtes Königreich nach USA

      Anzahl: Mehr als 20 verfügbar

      Zustand: New. In.

    • Weitere Bilder

      Sprache: Englisch

      Verlag: Springer Us, 2010

      1441945628 / 9781441945624

      • Softcover

      Anbieter: preigu, Osnabrück, Deutschlandpreigu

      Verkäufer/-in mit 5 Sternen
      Verkäufer/-in kontaktieren

      Zustand: Neu

      EUR 140,10

      EUR 70,00 Versand 
      Versand von Deutschland nach USA

      Anzahl: 5 verfügbar

      Taschenbuch. Zustand: Neu. Wafer Level 3-D ICS Process Technology | Chuan Seng Tan (u. a.) | Taschenbuch | xii | Englisch | 2010 | Springer Us | EAN 9781441945624 | Verantwortliche Person für die EU: Springer Verlag GmbH, Tiergartenstr. 17, 69121 Heidelberg, juergen[dot]hartmann[at]springer[dot]com | Anbieter: preigu.

    • Sprache: Englisch

      Verlag: Springer Us, 2010

      1441945628 / 9781441945624

      • Softcover

      Anbieter: AHA-BUCH GmbH, Einbeck, DeutschlandAHA-BUCH GmbH

      Verkäufer/-in mit 5 Sternen
      Verkäufer/-in kontaktieren

      Zustand: Neu

      EUR 224,71

      EUR 30,50 Versand 
      Versand von Deutschland nach USA

      Anzahl: 2 verfügbar

      Taschenbuch. Zustand: Neu. Druck auf Anfrage Neuware - Printed after ordering - Three-dimensional (3D) integration is clearly the simplest answer to most of the semiconductor industry's vexing problems: heterogeneous integration and red- tions of power, form factor, delay, and even cost. Conceptually the power, latency, and form factor of a system with a xed number of transistors all scale roughly linearly with the diameter of the smallest sphere enclosing frequently interacting devices. This clearly provides the fundamental motivation behind 3D technologies which vertically stack several strata of device and interconnect layers with high vertical interconnectivity. In addition, the ability to vertically stack strata with - vergent and even incompatible process ows provides for low cost and low parasitic integration of diverse technologies such as sensors, energy scavengers, nonvolatile memory, dense memory, fast memory, processors, and RF layers. These capabilities coupled with today's trends of increasing levels of integrated functionality, lower power, smaller form factor, increasingly divergent process ows, and functional diversi cation would seem to make 3D technologies a natural choice for most of the semiconductor industry. Since the concept of vertical integration of different strata has been around for over 20 years, why aren't vertically stacked strata endemic to the semiconductor industry The simple answer to this question is that in the past, the 3D advantages while interesting were not necessary due to the tremendous opportunities offered by geometric scaling. In addition, even when the global interconnect problem of high-performance single-core processors seemed insurmountable without inno- tions such as 3D, alternative architectural solutions such as multicores could eff- tivelydelaybutnoteliminatetheneedfor3D.