Verification by Error Modeling : Using Testing Techniques in Hardware Verification

Sprache: Englisch

Verlag: Springer US, 2003

1402076525 / 9781402076527

Serie: Buch 4 von 40 - Frontiers in Electronic Testing

Anbieter: AHA-BUCH GmbH, Einbeck, DeutschlandAHA-BUCH GmbH

Verkäufer/-in mit 5 Sternen

Verkäufer:in bei ZVAB seit 14. August 2006

Hardcover

Zustand: Neu

EUR 124,85

EUR 35,00 Versand 
Versand von Deutschland nach USA

Anzahl: 1 verfügbar

In den Warenkorb
30 Tage kostenlose Rückgabe

Artikelbeschreibung des Verkäufers

Druck auf Anfrage Neuware - Printed after ordering - 1. DESIGN FLOW Integrated circuit (IC) complexity is steadily increasing. ICs incorporating hundreds of millions of transistors, mega-bit memories, complicated pipelined structures, etc., are now in high demand. For example, Intel Itanium II processor contains more than 200 million transistors, including a 3 MB third level cache. A billion transistor IC was said to be 'imminently doable' by Intel fellow J. Crawford at Microprocessor Forum in October 2002 [40]. Obviously, designing such complex circuits poses real challenges to engineers. Certainly, no relief comes from the competitive marketplace, with increasing demands for a very narrow window of time (time-to-market) in engineering a ready product. Therefore, a systematic and well-structured approach to designing ICs is a must. Although there are no widely adhered standards for a design flow, most companies have their own established practices, which they follow closely for in-house design processes. In general, however, a typical product cycle includes few milestones. An idea for a new product starts usually from an - depth market analysis of customer needs. Once a window of opportunity is found, product requirements are carefully specified. Ideally, these parameters would not change during the design process. In practice, initial phases of preparing a design specification are susceptible to potential errors, as it is very difficult to grasp all the details in a complex design.…

Bestandsnummer des Verkäufers 9781402076527

Titel
Verification by Error Modeling : Using Testing Techniques in Hardware Verification
Autor
Zeljko Zilic
Verlag
Springer US
Erscheinungsjahr
2003
Zustand
Neu
Einband
Buch
Sprache
Englisch
ISBN-10
1402076525
ISBN-13
9781402076527
Artikelgewicht
472 Gramm
Abmessungen
241x160x18 mm
Serie
Buch 4 von 40: Frontiers in Electronic Testing

AHA-BUCH GmbH

Einbeck, Deutschland

Verkäufer/-in mit 5 Sternen

Verkäufer:in bei ZVAB seit 14. August 2006

Versandkosten von Deutschland nach USA

Artikel7 bis 10 Werktage5 bis 7 Werktage
Erster ArtikelEUR 35,00EUR 45,00
Die Versandzeiten werden von den Verkäuferinnen und Verkäufern festgelegt. Sie variieren je nach Versanddienstleister und Standort. Sendungen, die den Zoll passieren, können Verzögerungen unterliegen. Eventuell anfallende Abgaben oder Gebühren sind von der Käuferin bzw. dem Käufer zu tragen. Die Verkäuferin bzw. der Verkäufer kann Sie bezüglich zusätzlicher Versandkosten kontaktieren, um einen möglichen Anstieg der Versandkosten für Ihre Artikel auszugleichen.

Zahlungsarten

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Banküberweisung
  • PayPal
  • Vorauskasse

Shopbeschreibung

Das Unternehmen AHA-BUCH GmbH: Seit der Gründung von AHA-BUCH im Juli 2005 ist unser Hauptziel, zufriedenen Kunden so schnell und so preisgünstig wie möglich ihren Bücherwunsch zu erfüllen. Unsere Firma beschäftigt 16 Mitarbeiter, die nur ein Ziel kennen: den Kunden und seine Wünsche! Auf über 3700 m2 Fläche haben wir über 100.000 Bücher, Modernes Antiquariat und Spiele auf Lager.

Spezialisierung

Kinderbücher & Kinderhör Casetten, German Books, Software, Natur & Tiere, Ratgeber, Sachbücher, Englische Bücher, Medizin & Gesundheit, Universität & Studium

Unternehmensdaten der Verkäuferin bzw. des Verkäufers

AHA-BUCH GmbH

Garlebsen 48
Einbeck, Deutschland 37574