OPTIMISATION DU ROUTAGE MULTINIVEAU SENSIBLE À LA CHALEUR POUR LES CIRCUITS INTÉGRÉS 3D | CONCEPTION PHYSIQUE VLSI. Dieser Artikel ist nicht verfügbar.OPTIMISATION DU ROUTAGE MULTINIVEAU SENSIBLE À LA CHALEUR POUR LES CIRCUITS INTÉGRÉS 3D | CONCEPTION PHYSIQUE VLSI

L'intégration à très grande échelle (VLSI) est un processus qui consiste à créer un circuit intégré en reliant un grand nombre de transistors sur une seule puce. Un circuit intégré tridimensionnel a un effet positif sur l'exécution et la longueur des fils dans un système d'alimentation. Un circuit intégré tridimensionnel devient un processus de développement où les délais de connexion et la puissance sont réduits. Les différentes couches du CI 3D qui ont été reliées pourraient être réalisées en utilisant la méthode du via en silicium. Elle offre de meilleures performances que l'approche conventionnelle en raison de la réduction de la longueur et de la consommation d'énergie. Une technique de mécanisme d'accès de test est devenue importante en raison de l'impact du coût de routage. Si un grand nombre de TSV est utilisé, cela entraîne une consommation de surface supérieure et augmente le coût final de la puce. La distribution inégale des TSV est due à la procédure de collage des strates. Elle affecte non seulement la surface mais aussi la longueur des fils et la température. Lors de la phase de routage, les via à travers le silicium peuvent être réalisés en identifiant les espaces blancs du système de circuit intégré.

Le Dr K. PANDIARAJ est né en mai 1985 à Muhavoor, Tamil Nadu, en Inde. Il a obtenu un B.E. en ingénierie de l'électronique et de la communication à l'Université Anna de Chennai en 2006, un M.Tech en conception VLSI à l'Université Anna de Chennai en 2008 et un doctorat à l'Académie de recherche et d'éducation Kalasalingam de Krishnankoil en 2021.