Improving Performance and Reducing Power with Hardware Acceleration: Static Timing Analysis Based Transformations of Combinational Logic in a High Level ASIC Synthesis Flow
Ihrig, Colin J.
Verkauft von Ria Christie Collections, Uxbridge, Vereinigtes Königreich
AbeBooks-Verkäufer seit 25. März 2015
Neu - Softcover
Zustand: Neu
Anzahl: Mehr als 20 verfügbar
In den Warenkorb legen