Designing Network On-Chip Architectures in the Nanoscale Era

Sprache: Englisch

Verlag: Chapman and Hall/CRC, 2010

1439837104 / 9781439837108

Serie: Buch 9 von 27 - Chapman & Hall/CRC Computational Science

Anbieter: Home-set, Mannheim, DeutschlandHome-set

Verkäufer/-in mit 5 Sternen

Verkäufer:in bei ZVAB seit 13. April 2026

Hardcover

Zustand: Neu

EUR 314,00

EUR 58,85 Versand 
Versand von Deutschland nach USA

Anzahl: 2 verfügbar

In den Warenkorb
30 Tage kostenlose Rückgabe

Artikelbeschreibung des Verkäufers

Going beyond isolated research ideas and design experiences, Designing Network On-Chip Architectures in the Nanoscale Era covers the foundations and design methods of network on-chip (NoC) technology. The contributors draw on their own lessons learned to provide strong practical guidance on various design issues.Exploring the design process of the network, the first part of the book focuses on basic aspects of switch architecture and design, topology selection, and routing implementation. In the second part, contributors discuss their experiences in the industry, offering a roadmap to recent products. They describe Tilera's TILE family of multicore processors, novel Intel products and research prototypes, and the TRIPS operand network (OPN). The last part reveals state-of-the-art solutions to hardware-related issues and explains how to efficiently implement the programming model at the network interface. In the appendix, the microarchitectural details of two switch architectures targeting multiprocessor system-on-chips (MPSoCs) and chip multiprocessors (CMPs) can be used as an experimental platform for running tests.A stepping stone to the evolution of future chip architectures, this volume provides a how-to guide for designers of current NoCs as well as designers involved with 2015 computing platforms. It cohesively brings together fundamental design issues, alternative design paradigms and techniques, and the main design tradeoffs-consistently focusing on topics most pertinent to real-world NoC designers. Sprache: Englisch Gewicht in Gramm: 904.…

Titel
Designing Network On-Chip Architectures in the Nanoscale Era
Verlag
Chapman and Hall/CRC
Erscheinungsjahr
2010
Zustand
Neu
Einband
Gebundene Ausgabe
Sprache
Englisch
ISBN-10
1439837104
ISBN-13
9781439837108
Artikelgewicht
904 Gramm
Serie
Buch 9 von 27: Chapman & Hall/CRC Computational Science

Home-set

Mannheim, Deutschland

Verkäufer/-in mit 5 Sternen

Verkäufer:in bei ZVAB seit 13. April 2026

Versandkosten von Deutschland nach USA

Artikel10 bis 12 Werktage8 bis 10 Werktage
Erster ArtikelEUR 58,85EUR 88,56
Die Versandzeiten werden von den Verkäuferinnen und Verkäufern festgelegt. Sie variieren je nach Versanddienstleister und Standort. Sendungen, die den Zoll passieren, können Verzögerungen unterliegen. Eventuell anfallende Abgaben oder Gebühren sind von der Käuferin bzw. dem Käufer zu tragen. Die Verkäuferin bzw. der Verkäufer kann Sie bezüglich zusätzlicher Versandkosten kontaktieren, um einen möglichen Anstieg der Versandkosten für Ihre Artikel auszugleichen.

Zahlungsarten

  • Visa
  • Mastercard
  • American Express
  • Carte Bleue
  • Apple Pay
  • Google Pay
  • Vorauskasse

Spezialisierung

Buch

Unternehmensdaten der Verkäuferin bzw. des Verkäufers

Home-set

Deutschland