Intel FPGA/CPLD设计 高级篇 - Softcover

Inhaltsangabe

本书作者凭借多年工作经验，深入地讨论了IntelFPGACPLD的设计和优化技巧。在讨论FPGACPLD设计指导原则的基础上，介绍了IntelFPGA器件的高-级应用；引-领读者学习逻辑锁定设计工具，详细讨论了时序约束与静态时序分析的方法；针对市场应用需求，分别介绍了SoCFPGA和OpenCL系统应用技术；结合实例讨论如何进行设计优化，介绍了Intel的可编程器件的高-级设计工具与系统级设计技巧。本书所有实例的完整工程、源代码和使用说明文件，都以云存储的方式存放在云端，读者可以通过扫描二维码的方式进行下载。本书可作为高等院校通信工程、电子工程、计算机、微电子与半导体等专业的教材，也可作为硬件工程师和IC工程师的实用工具书。Intel公司审校，Intel资-深FAE倾力打造，Intel器件类图书Intel公司推荐FPGACPLD培训教材深入讨论IntelFPGACPLD设计和优化技巧扫码下载所有实例的完整工程、源代码和使用说明文件第1章可编程逻辑设计指导原则11．1可编程逻辑基本设计原则11．1．1面积和速度的平衡与互换原则11．1．2硬件原则111．1．3系统原则131．1．4同步设计原则161．2可编程逻辑常用设计思想与技巧191．2．1乒乓操作191．2．2串并转换211．2．3流水线操作211．2．4异步时钟域数据同步221．3Altera推荐的CodingStyle261．3．1CodingStyle的含义271．3．2结构层次化编码（HierarchicalCoding）271．3．3模块划分的技巧（DesignPartitioning）281．3．4组合逻辑的注意事项291．3．5时钟设计的注意事项321．3．6全局异步复位资源381．3．7判断比较语句case和if．．．else的优先级391．3．8使用Pipelining技术优化时序391．3．9模块复用与ResourceSharing391．3．10逻辑复制411．3．11香农扩展运算431．3．12信号敏感表451．3．13状态机设计的一般原则461．3．14AlteraMegafunction资源的使用481．3．15三态信号的设计481．3．16加法树的设计491．4小结511．5问题与思考52第2章Altera器件高级特性与应用532．1时钟管理532．1．1时序问题532．1．2锁相环应用602．2Arria10硬浮点数字信号处理模块692．2．1硬浮点DSP块介绍692．2．2AlteraFPGA中浮点DSP实现的演进692．2．3硬浮点DSP的优势702．2．4XilinxUltrascaleDSP48E2742．3片外高速存储器742．3．1外部存储接口方案的关键特性742．3．2支持的存储标准752．3．3存储接口宽度752．3．4IO管脚762．3．5外部存储接口IP支持类型762．3．6Arria10外部存储接口架构782．4HybridMemoryCube832．4．1存储带宽面临的挑战832．4．2HMC的优势842．4．3AlteraHMC交互操作平台852．4．4AlteraHMC路标872．4．5网络系统应用案例8

Die Inhaltsangabe kann sich auf eine andere Ausgabe dieses Titels beziehen.