Verilog HDL Synthesis, A Practical Primer - Softcover

Bhasker, J

 
9780984629220: Verilog HDL Synthesis, A Practical Primer
Softcover
ISBN 10: 098462922X ISBN 13: 9780984629220
Verlag: Star Galaxy Publishing, 2018

Inhaltsangabe

With this book, you can: - Start writing synthesizable Verilog models quickly. - See what constructs are supported for synthesis and how these map to hardware so that you can get the desired logic. - Learn techniques to help avoid having functional mismatches. - Immediately start using many of the models for commonly used hardware elements described for your own use or modify these for your own application.

Die Inhaltsangabe kann sich auf eine andere Ausgabe dieses Titels beziehen.

Über die Autorin bzw. den Autor

J. Bhasker is the chair of the IEEE PAR 1364.1 Verilog Synthesis Interoperability Working Group that is working towards standardizing a Verilog subset for RTL synthesis. He is one of the main architects of the ArchSyn synthesis system developed at Bell Labs. He has taught Verilog HDL and Verilog HDL synthesis to many AT&T/Lucent designers. He is also the author of the bestselling book "A Verilog HDL Primer".

„Über diesen Titel“ kann sich auf eine andere Ausgabe dieses Titels beziehen.

Verlag
Star Galaxy Publishing
Erscheinungsdatum
2018
Sprache
Englisch
ISBN 10 
098462922X
ISBN 13 
9780984629220
Einband
Tapa blanda
Auflage
1
Anzahl der Seiten
236
Kontakt zum Hersteller
Nicht verfügbar
Verantwortliche Person
Nicht verfügbar

Weitere beliebte Ausgaben desselben Titels

9780965039154: Verilog Hdl Synthesis: A Practical Primer

Vorgestellte Ausgabe

ISBN 10:  0965039153 ISBN 13:  9780965039154
Verlag: Star Galaxy Pub, 1998
Softcover